Организация ЭВМ и систем

Определить сложность схемы C в логических элементах и время задержки T в tзлэ время задержки на одном логическом элементе. Сложность схемы: С=9Слэ Время задержки: t=5tлэ. Определить сложность схемы C и время задержки T. Сложность схемы: С=7Слэ Время задержки: t=3tлэ.

2014-06-23

487.11 KB

51 чел.


Поделитесь работой в социальных сетях

Если эта работа Вам не подошла внизу страницы есть список похожих работ. Так же Вы можете воспользоваться кнопкой поиск


Министерство образования и науки Российской Федерации

Государственное образовательное учреждение высшего профессионального образования

«Волгоградский государственный технический университет»

Контрольная работа

по дисциплине: «Организация ЭВМ и систем».

Вариант № 7.

Выполнил: студент 2 курса ФПИК

группы АУЗ – 261с Тюляева И.А.

Проверил: ст. пр. Федоров М.А.

Волгоград 2012

Содержание

[1] Содержание

[2] Лабораторная работа  № 1

[3] Синтез и исследование комбинационных схем, построение простых операционных устройств

[4] Лабораторная работа  № 2

[5] Исследование  запоминающих устройств

[6] Лабораторная работа № 3

[7] Исследование операционных устройств для выполнения умножения

[8] Лабораторная работа № 4

[9] Изучение команд MMX

[10] Список литературы:


Лабораторная работа  № 1

Синтез и исследование комбинационных схем, построение простых операционных устройств

 

Цели  работы:     Построить   заданное  простое  операционное   устройство   или  узел, проследив   на  его  примере  иерархию  организации  цифровых  устройств.   Вспомнить процедуру синтеза комбинационных схем без памяти. Познакомиться  с  программой Altera Max+Plus II, возможностями и приемами работы в программе.

 

Порядок выполнения работы:

  1.  Составить  комбинационную схему (КС)  по  таблице истинности функции (табл.1). Проверить  правильность  синтеза   КС,  подав  на  входы  схемы  все  варианты  наборов входных  сигналов   и  сравнив  значение  логической  функции  на  выходах  с  заданной таблицей.   Определить сложность схемы C в логических элементах  и время задержки T, в  tзлэ (время задержки на одном логическом элементе).

А3А2А1А0 –0111

Таблица . Таблица истинности комбинационной схемы

x1

x2

x3

Y=F(x1, x2, x3)

Y=F(x1, x2, x3)

0

0

0

1

1

0

0

1

А0

1

0

1

0

0

0

0

1

1

1

1

1

0

0

А1

1

1

0

1

А2

1

1

1

0

0

0

1

1

1

А3

0

Минимизированная функция:

Построенная схема:

Комбинационная схема.

Сложность схемы: С=9Слэ, Время задержки: t=5tлэ.

  1.  Составить  таблицу  истинности  и   КС  одноразрядного  полного  двоичного сумматора. Определить сложность  схемы C и время задержки T.

Таблица . Таблица истинности для одноразрядного полного сумматора:

A

B

C

S

P

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

Схема одноразрядного полного двоичного сумматора.

Сложность схемы: С=7Слэ, Время задержки: t=3tлэ.

  1.  Составить схему параллельного сумматора с последовательным переносом на 4 разряда и проверить ее работоспособность. Определить сложность схемы C и время задержки T.

Схема параллельного сумматора с последовательным переносом на 4 разряда:

Сложность схемы: С=4СSM=4*7=21Слэ, Время задержки: t=4*tSM=4*3=12tлэ.

  1.  Синтезировать схему 4-х разрядного мультиплексора 2 x 1. Поместить мультиплексор в подсхему. Определить сложность схемы C и время задержки T.

Схема 4-х разрядного мультиплексора 2х1.

Сложность схемы: С=13Слэ, Время задержки: t=4tлэ.

  1.  Синтезировать схему JK – триггера с управлением по спаду тактового импульса на базе библиотечного JK – триггера. Получить таблицы установки и временные диаграммы работы триггеров.

Исследование JK триггера.

  1.  Синтезировать схему для перевода числа из прямого кода в дополнительный.

Схема перевода числа из прямого кода в дополнительный.

Десятичное
представление

Код двоичного представления (8 бит)

прямой

дополнительный

-4

10000100

11111100


Лабораторная работа  № 2

Исследование  запоминающих устройств

Цель работы: Изучить принципы построения адресных устройств памяти с прямым доступом, различные варианты  распределения адресного пространства между несколькими устройствами памяти (в том числе – расслоение памяти).

Порядок выполнения работы:

  1.  Синтезировать   схему     одной  ячейки    ОЗУ    адресного   типа   с   прямым  доступом для устройства типа  3D    на  RS-триггерах.

Синхронный RS триггер.

Сложность схемы: С=4Слэ, Время задержки: t=2tлэ.

 

Сложность схемы: С=10Слэ, Время задержки: t=6tлэ.

  1.  Синтезировать схему запоминающего устройства на базе ячейки, полученной в п.1, типа  3D    на  RS-триггерах с организацией 5х2.

Схема дешифратора DCX.

Сложность схемы: С=35Слэ, Время задержки: t=4tлэ.

Таблица . Таблица истинности дешифратора DCX.

x1

x2

x3

dcx0

dcx1

dcx2

dcx3

dcx4

dcx5

dcx6

dcx7

0

0

0

1

0

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

0

0

1

1

0

0

0

1

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

1

0

1

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

0

1

0

1

1

1

0

0

0

0

0

0

0

1

Схема дешифратора DCY.

Таблица . Таблица истинности DCY.

x1

x2

dcy0

dcy1

1

0

1

0

0

1

0

1

Схема массива ячеек памяти типа 3D 5x2.

Сложность схемы: С=10Сmem+CDCX+CDCY +10Сand=10*10Слэ+35Cлэ+Cлэ+ 10Cлэ =146Слэ, Время задержки: t=tDCX+tmem + tDCY =11tлэ.

  1.  На базе ЗУ, полученного при выполнении предыдущего задания, синтезировать схему  ЗУ вдвое большего объема (с удвоенным количеством адресуемых слов). Реализовать 2 варианта:

а)   дополнительный бит адреса  является  старшим;

б)   дополнительный  бит адреса является младшим (расслоение памяти).  

а)   дополнительный бит адреса  является  старшим:

Удвоение массива для варианта а).

Сложность схемы: С=2СMem5x2лэ=2*146+1=293Слэ, Время задержки: t=tлэ+tMem5x2=11+1=12tлэ.


б)   дополнительный  бит адреса является младшим (расслоение памяти):

Удвоение массива для варианта б).

Сложность схемы: С=2СMem5x2лэ=2*146+1=292Слэ, Время задержки: t=tлэ+tMem5x2=11+1=12tлэ.


Лабораторная работа № 3

Исследование операционных устройств для выполнения умножения

Цель   работы:  В   данной   работе   исследуются   операционные   устройства     для выполнения   умножения  беззнаковых  чисел  (модулей).  Рассматриваются  устройства  двух типов:  процедурного типа   для реализации косвенного умножения  (с жесткой логикой управления)   и   структурного   типа   (с   жесткой   структурой)   для   аппаратной   реализации вычислений   на   примере   матричного   умножителя   Брауна   и   древовидного   умножителя Уоллеса.   На   примере   косвенного   умножителя   изучаются   принципы   построения управляющих  цифровых автоматов.

Порядок выполнения работы:

  1.  Построить схему  матричного умножителя Брауна для умножения двух чисел в заданной разрядности.

Матричный умножитель Брауна, для умножения двух двухразрядных чисел.

Время задержки: Tумн =  t + (n + m - 2)*tsm,

где  n – разрядность множимого, m – разрядность множителя.

Для 2-х разрядных чисел: Tумн=3*t.

Сложность схемы: С=4Слэ+2Сsm=8Слэ.

  1.  Модифицировать схему из предыдущего задания, добавив необходимое количество фиксаторов для организации конвейера.

Время задержки: Tумнк =  3*( tsm+ tff) + t=11*t

Сложность схемы: С=40Слэ.

  1.  Построить схему сумматора с сохранением переноса для сложения заданного числа слагаемых заданной разрядности.

Сложность схемы: С=8СSM=8*5=40Слэ, Время задержки: t=4*tSM=4*3=12tлэ.

  1.   Построить схему умножителя  Уоллеса на базе ССП  из предыдущего пункта.

Сложность схемы: С=16Слэ+12Csm=76Cлэ. Время задержки: t=13tлэ.

  1.  Построить схему конвейерного умножителя Уоллеса.

Сложность схемы: С=16Слэ+12Csm+28Стр=188Cлэ. Время задержки: t=21tлэ.


Лабораторная работа № 4

Изучение команд MMX

Цели работы:  Изучить  расширение системы команд MMX процессоров Intel,  составить программы для выполнения матричных  (векторных) вычислений с использованием и без использования  инструкций MMX и сравнить время их выполнения.

Порядок выполнения работы:

Нахождение  суммы квадратов  всех элементов  матрицы.

№ п/п

Время  вычислений с ММХ, мс

Время  вычислений без ММХ, мс

Коэффициент ускорения К

Отклонение от среднего,

dK

1

680

814

1,1960

0,01118

2

678

827

1,2185

0,197775

3

689

827

1,1990

0,00801

4

670

814

1,2135

0,00629

5

676

818

1,2088

0,00164

Листинг программы на языке Cи:     

 

#include "stdio.h"

#include "windows.h"

int main(int argc, char* argv[])

{

short cnt = 4;

int res = 0, res1 = 0;

int Time1, Time2, Delay1,i;

double Speedup;

short a_vect[4] = {2,5,4,3};

short b_vect[4] = {4,3,2,1};

short c_vect[4] = {1,2,6,7};

 short d_vect[4] = {8,7,9,4};

//printf("\nСкалярное произведение с ММХ и без...\n\n");

printf("\nScalar product with or without MMX...\n\n");

printf("\nResult  = %d\n", res);

printf("Result1 = %d\n", res1);

   // Заметить время ...

Time1 = GetTickCount();

// Многократный прогон кода с MMX ...

 for  (i=0; i<10000000; i++)

   {

   cnt = 4;

   __asm

    {

 push    eax

 push    ebx

 push    ecx

 push    esi

 xor     esi, esi

 pxor    MM7, MM7

 movq       MM0, a_vect[esi]

 movq       MM1, a_vect[esi]

           pmaddwd MM0, MM1

 paddd       MM7, MM0

    pxor    MM0, MM0

    pxor    MM1, MM1

    movq       MM0, b_vect[esi]

 movq       MM1, b_vect[esi]

           pmaddwd MM0, MM1

 paddd       MM7, MM0

       pxor    MM0, MM0

    pxor    MM1, MM1

    movq       MM0, c_vect[esi]

 movq       MM1, c_vect[esi]

           pmaddwd MM0, MM1

 paddd       MM7, MM0

       pxor    MM0, MM0

    pxor    MM1, MM1

    movq       MM0, d_vect[esi]

 movq       MM1, d_vect[esi]

           pmaddwd MM0, MM1

 paddd       MM7, MM0

 

 movq    MM0, MM7

 psrlq   MM7, 32

 paddd   MM7, MM0

 movd    res, MM7

 emms

 pop     esi

 pop     ecx

 pop     ebx

 pop     eax

}

}

Time2 = GetTickCount();

//printf("\n C использованием ММХ ...\n");

printf("\n Using MMX ...\n");

printf("\nResult = %d", res);

Delay1 = Time2 - Time1;

printf("\nTime elapsed = %d ms\n", Delay1);

 // Заметить время ...

Time1 = GetTickCount();

// Многократный прогон кода без MMX ...

 for  (i=0; i<10000000; i++)

   {

   cnt = 4;

__asm

{

 push    eax

 push    ecx

 push    esi

 xor     esi, esi

 xor     ecx, ecx

loop2:

    mov     ax,  a_vect[esi]    //   Чтение из памяти 

    imul    ax,  ax

 add     cx,  ax

 add     esi, 2

 sub     cnt, 1

 jnz     loop2

 mov     cnt, 4

 xor     si,si

loop3:

       mov     ax,  b_vect[esi]    //   Чтение из памяти

    imul    ax,  ax

 add     cx,  ax

 add     esi, 2

 sub     cnt, 1

 jnz     loop3

     mov     cnt, 4

 xor     si,si

loop4: mov      ax,  c_vect[esi]    //   Чтение из памяти 

    imul    ax,  ax

 add     cx,  ax

 add     esi, 2

 sub     cnt, 1

 jnz     loop4

    mov     cnt, 4

 xor     si,si

loop5:  mov     ax,  d_vect[esi]    //   Чтение из памяти 

    imul    ax,  ax

 add     cx,  ax

 add     esi, 2

 sub     cnt, 1

 jnz     loop5

      

 mov     res1, ecx

 pop     esi

 pop     ecx

 pop     eax

}

}

Time2 = GetTickCount();

//printf("\n Без использования ММХ ...\n");

printf("\n Without MMX ...\n");

printf("\nResult1 = %d", res1);

printf("\nTime elapsed = %d ms\n", Time2 - Time1);

   Speedup = float((Time2 - Time1))/float(Delay1);

printf("\nMMX SpeedUp = %10.4f times\n\n", Speedup);

 return 0;

}


Список литературы:

  1.  Алексеев В. Б., Поспелов А. Д. Дискретная математика. II семестр – Изд.: МГУ, 2002.
  2.  Аляев Ю.А. Тюрин С.Ф. Дискретная математика и математическая логика. – М.: Финансы и статистика, 2010.
  3.  Галкина В.А. Дискретная математика: комбинаторная оптимизация на графах. – Изд.: Гелиос АРВ, 2003.
  4.  Тихонов В.А.. Организация ЭВМ и систем. – Изд.: Гелиос АРВ, 2008.
  5.  Цилькер Б. Я., Орлов С. А. Организация ЭВМ и систем. – СПб.: Питер, 2007.



 

Другие похожие работы, которые могут вас заинтересовать.
10968. Организация управления качеством проектов корпоративных систем 67.4 KB
  Понятие “Корпоративные информационные системы КИСâ€. Предмет управления: определение информационных потребностей организации обеспечение создания эффективных информационных систем для удовлетворения информационных потребностей организации создание необходимой организационной и технической базы для информационной системы. Организация управления качеством проектов корпоративных систем Корпоративные системы управления Корпоративные информационные системы управления предприятием предназначены для управления и планирования деятельностью...
9705. Организация работы по диагностике, техническому обслуживанию и ремонту систем топливной системы инжекторных двигателей АТП г.Мурманска 3.08 MB
  Система охлаждения стр. Возможные неисправности система охлаждения стр. Устройство системы охлаждения Ford Mondeo стр. Технология ТО и ремонта системы охлаждения стр.
8262. Понятие об информационных системах и автоматизации информационных процессов. Возможности настольных издательских систем: создание, организация и основные способы преобразования (вёрстки) текста 36.19 KB
  Системы значительно отличаются между собой как по составу так и по главным целям. Система Элементы системы Главная цель системы Фирма Люди оборудование материалы здания и др. Информационные системы обеспечивают сбор хранение обработку поиск выдачу информации необходимой в процессе принятия решений задач из любой области. В основе любой информационной системы лежит структурированный набор данных структура данных.
6511. Принципи побудови систем АРП кабельного лінійного тракту систем передачі з ЧРК 123.51 KB
  Пристрої автоматичного регулювання посилення призначені для регулювання рівнів передачі підсилювачів магістралі в заданих межах і для стабілізації залишкового загасання каналів звязку.
8434. Види облікових систем (АРМ-систем) бухгалтера та їх будова 46.29 KB
  Види облікових систем АРМсистем бухгалтера та їх будова 1. Структурна будова облікових АРМ систем. Побудова облікових систем ОС на базі АРМ характеризується багатоаспектністю можливих варіантів їх побудови. Виділяючи класифікаційні ознаки АРМ враховують такі особливості їх побудови і впровадження як структурнофункціональне місце займане кожним АРМ розподіл функціональних задач серед АРМ способи організації розв’язування задач зв’язки з АРМ одного і різних рівнів управління та інші фактори.
5374. Организация работы производства ресторана первого класса с польской кухней на 58 места. Организация выпуска готовой продукции в холодном цехе 334.06 KB
  Рестораны организуют обслуживание торжественных и официальных приемов, совещания, конференций, съездов; они могут проводить вечера отдыха с музыкальными и эстрадными представлениями.
5106. Основные виды исследования систем управления: маркетинговые, социологические, экономические (их особенности). Основные направления совершенствования систем управления 178.73 KB
  В условиях динамичности современного производства и общественного устройства управление должно находиться в состоянии непрерывного развития, которое сегодня невозможно обеспечить без исследования путей и возможностей этого развития
1927. Моделирование систем 21.47 KB
  В студенческом машинном зале расположены две мини ЭВМ и одно устройство подготовки данных (УПД). Студенты приходят с интервалом в 8±2 мин и треть из них хочет использовать УПД и ЭВМ, а остальные только ЭВМ. Допустимая очередь в машинном зале составляет четыре человека, включая работающего на УПД.
3738. Типы экономических систем 6.18 KB
  Классификация типов национальных экономик позволяет идентифицировать их хозяйственный механизм, адекватный уровню развития страны, ее конкурентным преимуществам и национальным угрозам.
19265. Эволюция политических систем 15.84 KB
  Понятие структура и функции политической системы общества . Понятие структура и функции политической системы общества Для наук изучающих человека и общество системный метод анализа очень полезен еще и потому что позволяет на общей до определенной степени основе объединить усилия ученых специализирующихся в самых разных дисциплинах: математиков физиков биологов логиков лингвистов историков социологов и конечно исследователей в сфере политических наук собственно политологов политических антропологов политических...
© "REFLEADER" http://refleader.ru/
Все права на сайт и размещенные работы
защищены законом об авторском праве.