Логические элементы

Определение логических элементов Логические элементы ЛЭ – это электронные схемы реализующие простейшие логические операции. Классификация логических элементов 1.15 показаны УГО логических элементов по европейскому стандарту DIN которые не сильно отличаются от обозначений по российскому стандарту. EmitterCoupled Logic ECL] используемая в МС с высокой скоростью переключения элементов 052 нс; инжекторноинжекторной логики И2Л с инжекционным питанием; на МДПтранзисторах МДП = МеталлДиэлектрикПолупроводник [англ.

2014-06-17

384.14 KB

137 чел.


Поделитесь работой в социальных сетях

Если эта работа Вам не подошла внизу страницы есть список похожих работ. Так же Вы можете воспользоваться кнопкой поиск


Лекция 1.3

Логические элементы

2.3.1. Определение логических элементов

Логические элементы (ЛЭ) – это электронные схемы, реализующие простейшие логические операции.

ЛЭ теоретически может иметь любое конечное число входов, но на практике их количество обычно не превышает четырёх. Промышленностью больше всего выпускаются ИС с двухвходовыми ЛЭ, микросхемы с трёхвходовыми и четырёхвходовыми ЛЭ – немного меньше. Также в незначительном количестве могут производиться отдельные ИС с нестандартным количеством входов.

Сколько бы ни было входов у ЛЭ, выход у него всегда один, т. к. ЛЭ реализует логическую операцию, поэтому её результатом будет логическое значение (“0” или “1”). Можно также сказать, что выход ЛЭ является функцией от его входов.

2.3.2. Классификация логических элементов

1. Классификация ЛЭ по выполняемым ими логическим операциям.

Не все логические операции имеют соответствующие ЛЭ. На практике встречаются следующие ЛЭ:

  1.  Задержка;
  2.  НЕ;
  3.  И;
  4.  ИЛИ;
  5.  И-НЕ;
  6.  ИЛИ-НЕ;
  7.  Чётность;
  8.  Нечётность.

Другие логические операции (например, импликация) не имеют соответствующих ЛЭ, и для их реализации приходится строить небольшие схемы из имеющихся ЛЭ.

Бывают также более сложные ЛЭ, содержащие в себе несколько стандартных ЛЭ. Например, логический элемент 2И-ИЛИ-НЕ сначала вычисляет два логических произведения, затем логически складывает их и полученный результат инвертирует.

Условные графические изображения простейших ЛЭ по
ГОСТ представлены на рис. 2.14, их названия совпадают с названиями реализуемых ими функций.

На рис. 2.15 показаны УГО логических элементов по европейскому стандарту DIN, которые не сильно отличаются от обозначений по российскому стандарту. Обозначения ЛЭ по американскому стандарту ANSI (рис. 2.16) значительно отличается от соответствующих обозначений по ГОСТу и стандарту DIN.





На электрических схемах ЛЭ показываются
условными графическими обозначениями (УГО) в виде прямоугольников, внутри которых ставится символ выполняемой операции, а на линиях входных и выходных переменных могут изображаться кружки (индикаторы инверсии) (рис. 2.17). Индикатор инверсии на входе означает, что данная входная переменная входит в формулу зависимости выходной переменной в инверсном виде, а инверсия на выходе ЛЭ – что выражение для выходной переменной необходимо дополнительно проинвертировать.

Рис. 2.17. Условное графическое обозначение ЛЭ

2. Классификация ЛЭ по режиму работы:

1) статические (потенциальные);

2) динамические.

Статические ЛЭ, которые наиболее широко используются в современных ИС, могут работать как в статическом, так и динамическом (импульсном) режимах.

Динамические ЛЭ могут работать только в импульсном режиме.

3. Классификация ЛЭ по типу применяемых транзисторов:

1) на биполярных транзисторах;

2) на полевых транзисторах (чаще всего на МДП-транзисторах).

4. Классификация ЛЭ по принципу построения схем (по схемотехнологии) ЛЭ делятся на:

  1.  диодно-транзисторной логики (ДТЛ)
  2.  транзисторно-транзисторной логики (ТТЛ) [англ. Transistor-Transistor Logic (TTL); tristate logic – с тремя состояниями];
  3.  транзисторно-транзисторной логики {с диодами} Шотки (ТТЛШ) [англ. Transistor-Transistor Logic (with) Schottky (diodes) (TTLSh)];
  4.  эмиттерно-связанной логики (ЭСЛ) [англ. Emitter-Coupled Logic (ECL)] (используемая в МС с высокой скоростью переключения элементов (0,5-2 нс));
  5.  инжекторно-инжекторной логики2Л) (с инжекционным питанием);
  6.  на МДП-транзисторах (МДП = Металл-Диэлектрик-Полупроводник) [англ. MIS = Metal-Insulator-Semiconductor];
  7.  на КМОП-транзисторах (КМОП = Комплементарная {структура} Металл-Оксид/Окисел-Полупроводник) [англ. CMOS = Complementary Metal-Oxide-Semiconductor = Complementary MOS].

Из перечисленных технологий основными на данный момент являются ТТЛШ и КМОП. Современные элементы КМОП обладают рядом уникальных параметров (высокая плотность размещения элементов, малая потребляемая мощность, особенно при невысоких частотах переключения, высокая помехоустойчивость, широкие допуски на величину питающих напряжений, высокое быстродействие, особенно при небольших ёмкостных нагрузках). Эти элементы доминируют в схемах внутренних областей БИС/СБИС. За ТТЛШ осталась пока область периферийных схем, где требуется передача сигналов по внешним цепям, испытывающим большую ёмкостную нагрузку.

ИС широкого применения изготовляются по схемотехнологиям КМОП, ТТЛШ и др. Элементы КМОП обладают рядом уникальных параметров (малая потребляемая мощность при невысоких частотах переключения, высокая помехоустойчивость, широкие допуски на величину питающих напряжений, высокое быстродействие при небольших емкостных нагрузках) Эти элементы доминируют в схемах внутренних областей БИС/СБИС За ТТЛШ осталась в основном область периферийных схем, где требуется передача сигналов по внешним цепям, испытывающим значительную емкостную нагрузку. Элементы ЭСЛ (эмиттерно-связанная логика) обеспечивают максимальное быстродействие, но ценой повышения потребляемой мощности, что снижает достижимый уровень интеграции.


2.3.3. Структура и модели логических элементов

Функциональная схема ЛЭ состоит из трёх частей (рис. 2.18):

1) логическая часть, предназначенная для выполнения заданной логической операции;

2) усилительная часть, которая усиливает полученный сигнал до нужного уровня;

3) формирующая (выходная) часть, обеспечивающая формирование потенциальных уровней или импульсов с требуемыми параметрами (например, крутизна).

Идеальная модель ЛЭ учитывает только выполняемую им логическую операцию. Такую модель ЛЭ можно изобразить просто в виде его УГО (рис. 2.17).

На практике быстродействие или даже работоспособность цифровых устройств (ЦУ) зависит от задержек сигналов в ЛЭ и линиях связи между ними. Реальные переходные процессы в ЛЭ достаточно сложны, и в моделях они отображаются с той или иной степенью упрощения.

В простейшей идеализированной модели динамические свойства ЛЭ отражаются введением в его выходную цепь элемента задержки сигнала на фиксированное время задержки  tз (рис. 2.19).

Рис. 2.19. Идеализированная модель ЛЭ с фиксированной задержкой

В силу простоты такая модель находит применение на практике, несмотря на то, что она является грубой и не учитывает ряд существенных факторов: технологического разброса задержек элементов, зависимости их от направления переключения элемента (из “0” в “1” или из “1” в “0”), зависимости их от ёмкостной нагрузки, которая может быть резко выраженной (например, для элементов технологии КМОП задержка пропорциональна ёмкости нагрузки) и т. д. Эта простейшая модель не учитывает также фильтрующих свойств реальных элементов, благодаря которым короткие входные импульсы, обладающие малой энергией, не способны вызвать переключение элемента, даже если их амплитуда велика.

Более сложные модели ЛЭ с применением более точных моделей сигналов и задержек сопровождается усложнением расчётов при анализе работы ЦУ и обычно характерно для САПР.

Пользуясь для описания сигналов алфавитом всего из двух символов {0, 1}, нельзя, естественно, точно описать форму сигнала, т. к. в этом случае он может быть представлен только в виде идеальных прямоугольных импульсов (рис. 7, а), тогда как реальные сигналы обязательно имеют интервалы переходных процессов при переключениях в направлениях 0 → 1 и 1 → 0 (рис. 7, б). Если для упрощения линеаризовать участки переходных процессов, то сигналы можно представлять в форме трапеций (рис. 7, в).

Для сигналов с областями переходных процессов алфавит, т. е. число символов, используемых для описания формы сигнала, расширится по меньшей мере до трёх: {0, 1, X}, где X обозначает неопределённое состояние во время переходного процесса.

Часто к тройке {0, 1, X} добавляется четвёртый символ Z, отображающий присущий некоторым элементам режим “отключено” или, иначе, режим высокого импеданса” (Z-состояние). Такой четырёхсимвольный алфавит {0, 1, Х, Z} применяется в ряде САПР.

Для правильного представления режимов в схемах с источниками сигналов, имеющих существенно различные выходные сопротивления, вводится понятие силы сигнала, благодаря которому можно определить сигнал в точках соединения выходов, обладающих разной силой.

Вводя в четырёхсимвольный алфавит символы слабого нуля L, слабой единицы Н и слабого неопределённого состояния W, приходят к семи символам в составе алфавита {0, 1, Х, Z, L, H, W}.

Добавив ещё два символа (“не инициализировано” и “не важно”), необходимые для организации процесса моделирования работы функционально-логической схемы устройства, получают часто применяемый девятисимвольный алфавит. В некоторых случаях задачи правильного отображения сигналов решаются путём представления элемента задержки в виде цепочки нескольких динамических звеньев, каждое из которых отображает то или иное существенное свойство элемента с точки зрения динамики его поведения.

Расширение алфавита при описании сигналов позволяет приближать модельное описание процессов в цифровых схемах к реальным. В то же время усложнение моделей существенно увеличивает время моделирования и объём проводимых в его ходе вычислений. Поэтому в системах моделирования на разных этапах работы могут применяться модели сигналов разной сложности – простые для быстрого неточного моделирования и более сложные с расширенными алфавитами для более адекватного описания процессов в схемах.

Рассмотрение множества вариантов описания цифровых сигналов не входит в задачи этого параграфа, но о некоторых моментах стоит упомянуть. Цель усложнения моделей элементов – более точное отображение временных соотношений сигналов в анализируемой схеме, выявление возможных временных состязаний. В этом направлении важным достижением явилось предложенное Эйхельбергером троичное моделирование, выявляющее критические временные состязания для схем с произвольным соотношением задержек в элементах схемы. Поскольку реально задержки находятся в определённых пределах, а не в интервале от нуля до бесконечности, метод Эйхельбергера даёт слишком пессимистические результаты и обнаруживает критические временные состязания в том числе и там, где фактически их не будет. Для устранения отмеченного недостатка были разработаны методы Δ-троичного моделирования, троичного моделирования с нарастающей неопределённостью и т. д. Для троичного моделирования по Эйхельбергеру используется алфавит {0, X, 1}, где X – неопределённое значение сигнала на интервале переходных процессов переключения элемента. Операции ИЛИ, И и НЕ троичной алгебры реализуются при этом согласно соотношениям, приведенным ниже:

   

   

   

 

 

Для других операций троичной алгебры также существуют соотношения, выражаемые через обычные операции логического сложения, умножения и инверсии.

Приближённое к реальности описание сигналов дают средства аналогового моделирования процессов в ЛЭ, использующие аппарат дифференциальных уравнений (например, известная программа SPICE), но объём вычислений при этом настолько возрастает, что подобное моделирование применяется для проектирования электрических схем уровня отдельных элементов или несложных фрагментов.


2.3.4. Параметры логических элементов

Для правильного проектирования и эксплуатации ЦУ необходимо знать систему параметров ЛЭ.

Все параметры ЛЭ можно разделить на 2 класса:

  1.  статические;
  2.  динамические.

Статические параметры характеризуют работу ЛЭ в статическом (установившемся, неизменном) режиме, а динамические – при переключениях входов и выходов.

Статические параметры ЛЭ

В качестве важнейших статических параметров приводятся пять значений напряжений и пять значений токов.

Прежде всего указываются значение напряжения питания UCC (VCC , E, Uп , Uпит) и его поле допуска (например, +5 ± 1 В).

Четыре значения напряжений задают границы отображения констант (0 и 1) на выходе и входе элемента. Для нормальной работы элемента требуется, чтобы напряжение, отображающее логическую 1, было достаточно высоким, а напряжение, отображающее 0, – достаточно низким. Эти требования задаются параметрами Uвх.1.min и Uвх.0.max . Входные напряжения данного элемента есть выходные напряжения предыдущего (источника сигналов). Уровни, гарантируемые на выходе элемента при соблюдении допустимых нагрузочных условий, задаются параметрами Uвых.1.min и Uвх.0.max . Выходные уровни несколько “лучше” входных благодаря питанию ЛЭ стабилизированным постоянным напряжением, что обеспечивает определённую помехоустойчивость элемента (рис. 8).

Рис. 8. Зоны отображения сигналов на входах и выходах ЛЭ

Для уровня U1 опасны отрицательные помехи, снижающие его, причём допустимая статическая помеха (т. е. помеха любой длительности)

.

Для уровня U0 опасны положительные помехи, причём допустимая статическая помеха

.

Для токов в первую очередь указывается ток потребления Iп , который обычно нужен для определения потребляемой элементом мощности, рассчитываемой как произведение напряжения питания элемента на потребляемый им ток (Pп = UпитIп).

Следующие четыре значения токов среди важнейших статистических параметров – входные и выходные токи в обоих логических состояниях. При высоком уровне выходного напряжения из элемента-источника ток вытекает, в то время как цепи нагрузки ток поглощают. При низком уровне выходного напряжения элемента-источника ток нагрузки втекает в этот элемент, а из входных цепей элементов-приёмников токи вытекают. Зная токи Iвых.1.max и Iвых.0.max , характеризующие возможности элемента-источника сигнала, и токи Iвх.1.max и Iвх.0.max , потребляемые элементами-приёмниками, можно контролировать соблюдение нагрузочных ограничений, обязательное для всех элементов схемы ЦУ.

Динамические параметры ЛЭ

Основным динамическим параметром ЛЭ является его быстродействие, определяемое скоростями перехода из одного состояния в другое. Быстродействие ЦУ определяется задержками сигналов, как в ЛЭ, так и в цепях их межсоединений.

Временные диаграммы переключения инвертирующего ЛЭ (рис. 9) показывают длительности характерных этапов переходных процессов, отсчитываемые по так называемым измерительным уровням. Моментом изменения логического сигнала считают момент достижения им порогового уровня. Часто за пороговый уровень принимают середину логического перепада сигнала, т. е. (U0 + U1)/2. Иногда пороговый уровень указывается более точно в паспортных данных элемента. На временных диаграммах показаны задержки распространения сигнала при изменении выходного напряжения элемента от U1 до U0 и обратно (t10 и t01). Очень часто для упрощения расчётов пользуются усреднённым значением задержки распространения сигнала  tз = (t10 + t01)/2.

Рис. 9. Временные диаграммы
процессов переключения ЛЭ

Следует обратить внимание на то, что усреднение согласно приведённому соотношению не относится к технологическому разбросу задержек. Также следует заметить, что справочные данные о задержках соответствуют определённым условиям измерений, указанным в справочниках. Если условия работы элемента отличаются от условий измерения, то может потребоваться коррекция справочных данных.

На быстродействие ЦУ влияют также ёмкости, на перезаряд которых требуются затраты времени. В справочных данных приводятся входные и выходные ёмкости ЛЭ, знание которых позволяет подсчитать ёмкости нагрузки в узлах схемы. Для подключаемой к выходу элемента ёмкости приводятся две цифры: номинальная ёмкость нагрузки CL (L от Load – нагрузка) и предельно допустимая ёмкость Сmax  . Первая ёмкость соответствует условиям измерения задержек сигналов, так что именно для неё справедливы значения задержек сигналов, приведённые в справочных данных. Если реальная нагрузочная ёмкость отличается от номинальной, то изменятся и значения задержек. Значения реальных задержек можно оценить с помощью соотношения

tз tз.н + kΔC,

где   tз.н – номинальное значение задержки;   ΔC = СCL;   С – фактическое значение нагрузочной ёмкости; k – коэффициент, величина которого задаётся для каждой серии элементов индивидуально.

Предельно допустимая ёмкость указывает границу, которую нельзя нарушать, поскольку при этом работоспособность элемента не гарантируется.

Разумеется, при подсчёте ёмкостей в узлах ЦУ учитываются и ёмкости межсоединений (монтажные ёмкости).

Мощности потребления ЛЭ

При разработке ЦУ требуется оценивать мощности их потребления, чтобы сформулировать требования к источникам питания, оценить температурный режим устройства и конструкцию теплоотвода. При этом суммируются мощности, рассеиваемые логическими и другими элементами схемы, а также межсоединениями.

Мощности, потребляемые элементами, делят на статические и динамические.

Статическая мощность потребляется элементом, который не переключается. При переключении потребляется дополнительно динамическая мощность, которая пропорциональна частоте переключения элемента. Таким образом, полная мощность зависит от частоты переключения элемента, что и следует учитывать при её подсчёте, особенно для схем технологии КМОП. При подсчёте мощностей может не хватить данных, приведённых в обычных кратких справочниках (отметим, что справочник под редакцией И. И. Петровского предоставляет достаточные данные для расчёта мощностей ЦУ на элементах КМОП для серии элементов KP1554).


2.4. Интегральные схемы

2.4.1. Классификация интегральных схем

Элементную базу всех цифровых устройств (ЦУ) [Digital Devices] составляют интегральные схемы (ИС) [Integrated Circuit (IC)], которые также называются микросхемами (МС) или чипами (микрочипами) [Chip (Microchip)].

Интегральные схемы – это электронные приборы, выполненные на тонких полупроводниковых пластинах, содержащие электронные элементы и выполненные внутри корпуса определённого типа.

ИС со времени изобретения в США в 1959 г. постоянно совершенствуются и усложняются. Быстрый прогресс в области изготовления интегрируемых схем привел к резкому росту объёма их производства и снижению стоимости. В результате использования МС стало возможным не только в сложных специализированных устройствах (таких, как ЭВМ), но и в разнообразных измерительных приборах, управляющих и контролирующих системах. Круг потребителей МС непрерывно расширяется.

Характеристикой сложности ИС является уровень интеграции, оцениваемый либо числом базовых логических элементов (ЛЭ) [Logic(al) Element/Component/Gate/Unit], либо числом транзисторов, которые размещены на кристалле.

В зависимости от уровня интеграции ИС делятся на несколько категорий: МИС, СИС, БИС, СБИС, УБИС (соответственно малые, средние, большие, сверхбольшие, ультрабольшие ИС).

МИС [SSI = Small/Standard Scale Integration – малая/стандартная степень (уровень) интеграции] – это МС с очень небольшим числом элементов (несколько десятков). МИС реализуют простейшие логические преобразования и обладают очень большой универсальностью – даже с помощью одного типа ЛЭ (например, И-НЕ) можно построить любое ЦУ.

СИС [MSI = Medium Scale Integration – средняя степень (уровень) интеграции] – это МС со степенью интеграции от 300 до нескольких тысяч транзисторов (обычно до 3000). В виде СИС выпускаются в готовом виде такие схемы, как малоразрядные регистры, счётчики, дешифраторы, сумматоры и т. п. Номенклатура СИС должна быть более широкой и разнообразной, т. к. их универсальность по сравнению с МИС снижается. В развитых сериях стандартных ИС насчитываются сотни типов СИС.

БИС [LSI = Large Scale Integration – большая (высокая) степень (уровень) интеграции] – МС с числом логических вентилей от 1000 до 5000 (в некоторых классификациях – от 500 до 10000). Первые БИС были разработаны в начале 70-х годов прошлого века.

СБИС [VLSI = Very Large-Scale Integration – очень большая (высокая) степень (уровень) интеграции или GSI = Giant Scale Integration – гигантская (сверхбольшая, сверхвысокая) степень (уровень) интеграции] – это МС, содержащие на кристалле от 100000 до 10 млн. (VLSI) или более 10 млн. (GSI) транзисторов или логических вентилей.

УБИС [ULSI = Ultra Large Scale Integration –  ультрабольшая (ультравысокая) степень (уровень) интеграции] – это МС, в которых число транзисторов на кристалле составляет от 10 млн. до 1 млрд. К таким схемам можно отнести современные процессоры.

Приведённые выше данные о МС разной степени интеграции для наглядности сведены в табл. 1.


Таблица 1

Русская
аббревиатура

Английская
аббревиа-тура

Число транзисторов или ЛЭ
на кристалле

Примеры

МИС

SSI

несколько десятков

Сборки из отдельных ЛЭ

СИС

MSI

от 300 до нескольких тысяч транзисторов (обычно до 3000)

Регистры, счётчики, дешифраторы, сумматоры

БИС

LSI

от 1000 до 5000
(от 500 до 10000)

Простая ПЛ

СБИС

VLSI

GSI

от 100 000 до 10 млн.

более 10 млн.

Процессоры и ПЛ средней сложности

УБИС

ULSI

от 10 млн. до 1 млрд.

Современные процессоры и ПЛ

Как видно из таблицы, классификация ИС разной степени интеграции довольно условна. Как уже было замечено выше, с увеличением количества элементов на кристалле МС становятся менее универсальными, их номенклатура (количество разных видов) увеличивается, а серийность (объём выпуска) каждого наименования уменьшается, что приводит к увеличению себестоимости одной МС, которая вычисляется по примерной формуле

т. к. затраты на проектирование ИС значительно увеличиваются с увеличением их сложности и уровня интеграции.

На практике используются все категории ИС, однако с течением времени всё большую долю используемых МС составляют схемы высокого уровня интеграции.

Интенсивное производство микропроцессоров не снижает потребности в более простых схемах. Существует очень много приложений, в которых применение микропроцессоров, требующих вспомогательных устройств, является неэффективным. Техническое решение на основе ИМС часто обеспечивает большие быстродействие и надежность. Поэтому ознакомление с методами их использования безусловно необходимо. ИМС распространены сейчас настолько широко, что умение применять их при проектировании различных устройств должно быть обязательным элементом профессиональной грамотности современного инженера.

В настоящее время в радиоэлектронных системах, в средствах вычислительной техники, системах управления и информационно-измерительной технике используется широкий спектр больших (БИС) и сверхбольших интегральных микросхем (СБИС), которые получили в последнее десятилетие прогрессирующее развитие.

К БИС и СБИС можно отнести: микропроцессорные комплекты и микроконтроллеры, программируемые логические матрицы и базовые матричные кристаллы, аналого-цифровые и цифроаналоговые преобразователи, а также запоминающие устройства. Эти сложные в структурном построении и функциональном понимании интегральные компоненты нашли широкое применение в указанных системах и являются основой их построения.

С появлением технологий БИС и СБИС схемы с тысячами и миллионами ЛЭ стали размещаться на одном кристалле, кроме того, недавно было объявлено о возможности разместить на кристалле миллиард транзисторов. При этом проблема снижения универсальности для ИС с жёсткой структурой обострилась бы чрезвычайно – пришлось бы производить огромное число типов ИС при снижении объёма производства каждого из типов, что непомерно увеличило бы их стоимость, т. к. высокие затраты на проектирование БИС/СБИС относились бы к небольшому объёму их выпуска.

Выход из возникшего противоречия был найден на пути переноса специализации микросхем в область программирования. Появились микропроцессоры и БИС/СБИС с программируемой структурой.

Микропроцессор (МП) способен выполнять команды, входящие в его систему команд. Меняя последовательность и состав команд (программу), можно решать различные задачи на одном и том же МП. Иначе говоря, в этом случае структура аппаратных средств не связана с характером решаемой задачи. Это обеспечивает микропроцессорам массовое производство с соответствующим снижением стоимости.

В виде БИС/СБИС с программируемой структурой потребителю предлагается кристалл, содержащий множество логических блоков, межсоединения для которых назначает сам системотехник. Промышленность получает возможность производить кристаллы массовым тиражом, не адресуясь к отдельным потребителям. Системотехник сам программирует структуру ИС соответственно своему проекту. Разработан целый спектр методов программирования связей между блоками и элементами кристалла.

Два указанных вида устройств и, соответственно, два метода программирования имеют большие различия. Микропроцессоры реализуют последовательную обработку информации, выполняя большое число отдельных действий, соответствующих командам, что может не обеспечить требуемого быстродействия. В БИС/СБИС с программируемой структурой обработка информации возможна без разбиения этого процесса на последовательно выполняемые элементарные действия. Задача чаще всего решаться “целиком”, её характер определяет структуру устройства. Преобразование данных происходит одновременно (параллельно) во многих частях устройства. Сложность устройства зависит от сложности решаемой задачи, что не всегда справедливо для микропроцессорных систем, где сложность задачи в основном влияет лишь на программу, а не на аппаратные средства её выполнения.

Таким образом, БИС/СБИС с программируемой структурой могут быстрее решать задачи, сложность которых ограничена уровнем интеграции МС, а микропроцессорные средства – задачи неограниченной сложности, но с меньшим быстродействием. Оба направления открывают ценные перспективы дальнейшего улучшения технико-экономических показателей создаваемой на них аппаратуры. Более того, современные кристаллы высшего уровня интеграции содержат одновременно и микропроцессоры, и большие массивы программируемой логики, обладая в силу этого большими функциональными возможностями. Подобная структура свойственна микросхемам класса “система на кристалле” [SoC (SOC) = System on Chip/Crystal – система на чипе/кристалле или SOS = Systems On Silicon) – система на силиконе], важная роль которых в проектировании современной аппаратуры неоспорима.

С переходом производства микросхем на технологические нормы 130 и 90 нм степень интеграции выросла до десятков миллионов вентилей, что всё чаще позволяет реализовывать все компоненты системы в одной интегральной микросхеме. “Система на кристалле” – это однокристальная система, объединяющая в одном кристалле все или большую часть элементов цифровой системы. Если в качестве элементной базы для SoC выбрана ПЛИС, то используется также термин SoPC (SOPC) [System on a Programmable Chip/Crystal – система на программируемом чипе/криталле]. Если SoC содержит несколько процессоров, то она именуется однокристальным мультипроцессором [англ. MPSoC (MPSOC) = MultiProcessor System on Chip – мультипроцессорная (многопроцессорная) система на кристалле или Single-Chip Multiprocessor].

С ростом уровня интеграции ИС в проектировании на их основе всё больше усиливается аспект, который можно назвать интерфейсным проектированием. Задачей разработки становится составление блоков из субблоков стандартного вида путём правильного их соединения. Успешное проектирование требует хорошего знания номенклатуры и параметров элементов, узлов и устройств цифровой аппаратуры и привлечения систем автоматизированного проектирования (САПР) для создания сложных систем.

Однако изучение цифровой электроники представляется сложным начинать с системотехники и микросхемотехники интегральных устройств, а тем более осваивать проектирование систем на их основе. Поэтому необходимо, прежде всего, изучить внутреннее устройство и алгоритмы работы менее сложных функциональных узлов цифровой электроники.

§ 12.2. Классификация интегральных схем по характеру их разработки, производства и применения

Выбор технической базы и технологического способа реализации проекта – одна из важнейших проблем, стоящих перед разработчиком. Как правило, одно и то же электронное изделие может быть реализовано различными способами. При выборе должен быть дан ответ на вопрос – будет ли проект построен на стандартных микросхемах или будут использоваться те или иные специализированные ИС и (или) комбинация различных типов ИС.

Классификация ИС по типу их проектирования и производства (массовое или по заказу) и зависящему от этих факторов характеру взаимодействия между заказчиком проекта, разработчиком и изготовителем продукции приведена на рис. 12.3.

К стандартным относятся микросхемы разных уровней интеграции (рис. 12.3, б). Микросхемы малой и средней степени интеграции МИС и СИС производятся массовыми тиражами в различных схемных и технологических вариантах и реализуют стандартные элементы и узлы, функционирование которых предопределено и никак не зависит от конкретных потребителей. К этой группе ИС принадлежат логические элементы вентильного уровня, буферные элементы, регистровые схемы, к которым относятся и триггерные элементы, а также комбинационные функциональные узлы (ФУ) типа дешифраторов, мультиплексоров и т. п.

К стандартным схемам высокого уровня интеграции (БИС/СБИС) с фиксированным функционированием относятся микросхемы памяти (ЗУ), интерфейсные схемы микропроцессорных систем и аналого-цифровые схемы: цифроаналоговые преобразователи (ЦАП), аналого-цифровые преобразователи (АЦП).

Общим свойством обеих названных выше групп стандартных микросхем является неизменность их структуры и независимость функционирования от места применения, т. е. от устройств и систем, в которых они используются.

Две следующие группы микросхем являются стандартными для производителя, но способны изменять свое функционирование и (или) структуру соответственно нуждам разработчика проекта. При этом такие БИС/СБИС, как микропроцессоры (МП) или микроконтроллеры (МК) настраиваются на решение определенной задачи методом изменения программы при независимости структуры от решаемой задачи, а БИС/СБИС с программируемой структурой, напротив, приспосабливаются к решаемым задачам путем изменения структуры. Для этой группы микросхем в английской литературе выработан термин ASSP (Application Specific Standard Products).

а

б

в

Рис. 12.3. Классификация ИС по типу их производства (а), по характеру разработки (б) и применения (в)

Заметим, что с точки зрения терминологии целесообразным было бы различать два метода настройки микросхем на решение конкретных задач и называть МП и МК программируемыми БИС/СБИС, а ИС с изменяемой структурой – конфигурируемыми. Однако в практике уже закрепилось терминологическое смешение понятий "программирование" и "конфигурирование" (в частности, микросхемы конфигурируемой логики чаще всего называют ПЛИС– программируемые логические ИС).

К стандартной продукции относятся и базовые матричные кристаллы БМК, являющиеся полуфабрикатами, которые используются проектировщиками для заказа на их основе нужных им схем. Подвергая БМК индивидуальным операциям разводки межсоединений элементов, выполняемым на предприятиях электронной промышленности с помощью небольшого числа заказных шаблонов, получают так называемую матричную БИС (МАБИС).

Существуют две разновидности БМК. Описанная ранее разновидность с масочным программированием межсоединений относится к MPGA (Mask Programmable Gate Arrays). Другая разновидность – лазерно-программируемые кристаллы (LPGALaser-Programmable Gate Arrays). В этих кристаллах стандартный полуфабрикат (полупроводниковый кристалл) доводится до готового изделия путем удаления избыточных соединений лазерным лучом. Проигрывая в стоимости как самих кристаллов, так и процесса изготовления, изготовители обеспечивают очень высокие показатели по скорости создания первых образцов конечного продукта и меньшие затраты при необходимости внесения изменений в проект. Некоторые фирмы – производители MPGA предваряют их массовый выпуск передачей заказчику опытных образцов кристаллов, выполненных по технологии LPGA.

Достоинством стандартных ИС является то, что они по своему функционированию приспосабливаются к требованиям конкретного проекта, но этот процесс не затрагивает изготовителя, для которого схемы являются стандартным продуктом со всеми вытекающими из этого выгодами. Стандартные ИС имеют обширный рынок, что благоприятно для снижения их стоимости.

Специализированные ИС (СпИС) в отличие от стандартных ИС массового производства изготавливаются по конкретному заказу в соответствии с требованиями реализуемого проекта (рис. 12.3, в). В английской терминологии СпИС именуются ASICs (Application Specific Integrated Circuits). Реальные взаимоотношения между изготовителем СпИС и заказчиком зависят от их возможностей и варьируются в широких пределах – от проекта "под ключ' до проектов с передачей масок от разработчика к изготовителю. Среди СпИС различают классы полузаказных и заказных, имеющих различную технологию проектирования. Заказные ИС в свою очередь разделяются на полностью заказные и схемы на основе стандартных ячеек. Полностью заказные схемы целиком проектируются по требованиям конкретного заказчика. Проектировщик имеет полную свободу действий, определяя схему по своему усмотрению вплоть до уровня схемных компонентов (отдельных транзисторов и т. п.). Для изготовления схемы требуется разработка всего комплекта фотошаблонов, верификация и отладка всех схемных фрагментов. Такие схемы очень дороги и имеют длительные циклы проектирования. Таким способом, например, имеет смысл проектировать очередную модификацию популярного микропроцессора, который будет иметь заведомо широкий спрос и это оправдает высокие затраты на его разработку.

Схемы на стандартных ячейках отличаются от полностью заказных тем, что их фрагменты берутся из заранее разработанной библиотеки схемных решений. Такие фрагменты уже хорошо отработаны, стоимость и длительность проектирования при этом снижаются. Для производства схем тоже требуется изготовление полного комплекта фотошаблонов, но разработка их облегчена. Потери сравнительно с полностью заказными ИС состоят в том, что проектировщик имеет меньше свободы в построении схемы, т. е. результаты оптимизации ее по критериям площади кристалла, быстродействию и т. д. менее эффективны. Наивысших технических параметров добиваются от полностью заказных схем, однако метод стандартных ячеек популярен, т. к. при небольших потерях в технических характеристиках с его помощью можно заметно упростить проектирование схемы. Полностью заказные схемы разрабатываются за время, превышающее время разработки методом стандартных ячеек приблизительно в два раза.

К полузаказным схемам относятся МАБИС, о которых сказано ранее. Технология подготовки к изготовлению на основе БМК требуемых МАБИС проще и дешевле по сравнению с заказными ИС. В этом случае стандартный полуфабрикат доводится до готового изделия с помощью индивидуальных межсоединений. Реализация требует изготовления лишь малого числа фотошаблонов (только ответственных за межсоединения). Стоимость и длительность проектирования в сравнении с полностью заказными схемами сокращаются в 3-4 раза, но результат еще дальше от оптимального, поскольку в МАБИС менее рационально используется площадь кристалла (на кристалле остаются неиспользованные элементы и т. п.), длины связей не минимальны и быстродействие не максимально.

Сходство методов проектирования на БМК и стандартных ячейках состоит в использовании библиотек функциональных элементов. Различие в том, что для схем, проектируемых по методу стандартных ячеек, библиотечный набор элементов имеет более выраженную топологическую свободу. Например, стандартизируется только высота ячеек, а их длины могут быть различными. При проектировании из набора библиотечных элементов вначале подбираются необходимые функциональные блоки, а затем решаются задачи их размещения и трассировки.

Методика, а соответственно и САПР для проектирования по методу стандартных ячеек более сложны, чем для проектирования на основе БМК, которому свойственны более жесткие топологические ограничения. Ограничения вводятся и для метода стандартных ячеек (постоянство высоты ячеек, предопределенность геометрических размеров и положения шин питания, тактирования и др.), но по мере применения более мощных САПР ограничения ослабляются.

Длительность изготовления БИС/СБИС методом стандартных ячеек превышает этот же показатель для МАБИС на основе БМК в 1,3-1,8 раз.

Приведенное классификационное деление является в известной мере условным. Ряд фирм использует методологию проектирования смешанного типа БМК/СЯ (GA/SC1 – Gate-Array/Standard Cell Intermix), размещая в одной СБИС области, выполненные по методу стандартных ячеек СЯ и по методу БМК. При этом более компактные и быстродействующие схемы типа СЯ используются в критических трактах обработки сигналов, остальная площадь занимается транзисторами БМК.

Другие фирмы, изготавливающие СБИС, реализованные по методу стандартных ячеек или базовых матричных кристаллов, включают стандартные фрагменты, соответствующие МП системам и ПЛИС, либо в состав кристалла, либо в состав своих библиотек. К какому классу СБИС при этом их относить? Чаще всего этот тип ИС относят к классу "система на кристалле".

Заказные ИС разрабатываются на основе стандартных или специально созданных элементов и узлов по функциональной схеме заказчика. Топологические слои заказной ИС проектируется и изготовляется по индивидуальным фотошаблонам, что позволяет достичь предельных значений технических параметров в данной технологии. Заказные БИС могут также проектироваться на основе стандартных элементов, находящихся в составе библиотеки, которая может включать как простые логические элементы (И-НЕ, ИЛИ-НЕ, триггеры), так и более сложные (сумматоры, умножители, арифметико-логические устройства).

Полузаказные БИС состоят из заранее спроектированной изготовителем постоянной части. При использовании БК специализация БИС достигается на заключительном этапе производства за счет нанесения переменных слоев межсоединений. ПЛИС поставляется потребителю в конструктивно-законченном виде и программирование производится электрическим способом.

Области применения ИС различных типов

Все типы ИС имеют свои области применения. Каждому типу свойственно определенное соотношение таких параметров, как сложность (достижимый уровень интеграции), быстродействие, стоимость. На выбор типа ИС для реализации проекта влияет совокупность свойств. Основные соображения можно пояснить с позиций экономики, обратившись к формуле стоимости ИС, изготовляемой уже освоенным технологическим процессом:

Сие = Сизг + Cnp/N,

где Сизг – стоимость изготовления ИС (стоимость кристалла и других материалов, стоимость технологических операций по изготовлению ИС, контрольных испытаний). Затраты на изготовление относятся к каждой ИС, т. е. повторяются столько раз, сколько ИС будет произведено; Спр – стоимость проектирования ИС, т. е. однократные затраты для данного типа ИС; N – объем производства (тиражность), т. е. число ИС, которое будет произведено.

Стоимость проектирования БИС/СБИС велика и может достигать сотен миллионов долларов. Так, только изготовление набора фотошаблонов обходится в сумму порядка $500 тыс. При всей тщательности отработки проекта не более чем в 50% случаев удается получить положительный результат от первого комплекта фотошаблонов. Для дорогостоящих вариантов проектирования БИС/СБИС производство становится рентабельным только при большом объеме их продаж.

Затраты Спр и Сизг находятся во взаимосвязи. Рост затрат на проектирование, как правило, ведет к снижению Сизг, поскольку чем совершеннее проект, тем рациональнее используется площадь кристалла и другие его ресурсы. Отсюда видно, что выигрыш по экономичности могут получать те или иные типы СпИС в зависимости от сложности их производства и тиражно-сти (N).

Диаграмма областей целесообразного применения разных типов специализированных ИС в зависимости от их сложности и тиражности приведена на рис. 12.4.

Рис. 12.4. Диаграмма областей целесообразного применения различных типов специализированных БИС/СБИС

Применительно к Микросхемам программируемой логики справедливы следующие положения. Простые устройства со сложностью в сотни эквивалентных вентилей целесообразно реализовывать на PLD (PAL, GAL, PLA)-При росте сложности проекта естественен переход к FPGA и CPLD, если тиражность ИС сравнительно невелика. Необходимость или целесообразность использования систем на кристалле определяется пока еще не столько стоимостными (схемы SOC относительно дороги), сколько габаритными и конструктивно-технологическими соображениями, либо с целью повышения быстродействия.

Рост тиражности (приблизительно свыше десятков тысяч) ведет к преимуществам реализаций на БМК, т. к. стоимость изготовления небольшого числа шаблонов для создания межсоединений разложится на большое число микросхем, а стоимость изготовления каждой ИС уменьшится благодаря исключению из схемы схем программируемых связей и средств их программирования.

При еще большей тиражности выгодным оказывается метод стандартных ячеек, позволяющий дополнительно улучшить параметры схемы, плотнее разместить ее элементы на кристалле, т. е. уменьшить Сизг и улучшить быстродействие. При этом слагаемое Crip/N в формуле стоимости ИС не окажется слишком большим благодаря большой величине N, хотя необходимость проектировать весь комплект шаблонов для технологических процессов приводит к большим затратам Спр.

Полностью заказное проектирование для СпИС не характерно. Оно стоит настолько дорого, что применяется практически только для создания стандартных БИС/СБИС массового производства. Например, проектирование первого 32-разрядного микропроцессора обошлось в свое время в $140 млн, а проектирование современных СБИС требует затрат до $2 млрд.

2.4.2. Типовые ситуации при построении устройств на ИС

Разработанная проектировщиком функционально-логическая схема подлежит далее реализации на наборе стандартных ИС той или иной серии или на наборе библиотечных элементов той или иной БИС/СБИС с программируемой структурой. В обоих случаях возможны несовпадения элементов подлежащей изготовлению схемы и имеющихся для её реализации. Типовыми ситуациями здесь являются наличие у имеющихся элементов “лишних” (неиспользуемых в данном случае) входов, наличие в корпусах ИС лишних элементов или, напротив, нехватка у имеющихся элементов необходимого числа входов или нагрузочной способности.

Режимы неиспользуемых входов

Вопрос о режиме “лишних” входов решается с учётом конкретного типа используемой схемотехнологии.

Пусть, например, нужно получить конъюнкцию (или её инверсию) пяти переменных. В стандартных сериях нет соответствующих элементов с пятью входами, и поэтому придётся взять элемент с восемью входами, у которого окажется три “лишних” входа. Принципиально возможно поступить следующим образом: 1) не обращать внимания на “лишние” входы (т. е. оставить их разомкнутыми), 2) подсоединить их к задействованным входам или 3) подать на них некоторые константы. С точки зрения логических операций, все три возможности правомерны (рис. 11, а). Если же учесть особенности той или иной схемотехнологии, то выбор варианта действий становится определённым.

Для ЭСЛ (эмиттерно-связанная логика) решение такое: неиспользуемые входы остаются разомкнутыми. Это объясняется тем, что в схемах самих элементов уже предусмотрены специальные резисторы, связанные с источником питания, которые обеспечивают необходимые условия “лишним” входам.

Для КМОП и ТТЛ(Ш) неиспользуемые входы разомкнутыми не оставляют. Для КМОП это строгая рекомендация, т. к. у них очень велики входные сопротивления и, следовательно, на разомкнутые входы легко наводятся паразитные потенциалы, которые могут изменять работу схемы. Для ТТЛ(Ш) строгого запрета на оставление разомкнутых входов нет, но это делать незачем, т. к. вследствие этого пострадают параметры быстродействия элемента. Подсоединение “лишних” входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но нежелательно, т. к. оно приводит к увеличению нагрузки на источник сигнала, что также сопровождается уменьшением быстродействия источника сигнала.

а

б

в

Рис. 11. Принципиально возможные (а) и рекомендуемые (б) режимы неиспользуемых входов логических элементов,
схема формирования сигналов логической единицы (
в)

Таким образом, для КМОП и ТТЛ(Ш) рекомендуемый режим неиспользуемых входов – подсоединение их к константам (логическим единицам или нулям), не изменяющим работу схемы для задействованных входов. При этом уровни напряжений U1 и U0 для КМОП близки к уровням UCC и “земли”, к которым и подключают неиспользуемые входы. У элементов ТТЛ(Ш) уровень U1 на 1,5-2,5 В ниже уровня UC, поэтому в старых сериях ТТЛ(Ш), например, в серии К155 для предотвращения пробоев неиспользуемые входы подключали к источнику питания UCC через резисторы R (обычно рекомендация была такой: R = 1 кОм и к одному резистору разрешается подключать до 20 входов). Для более поздних серий ТТЛ(Ш), таких как К555 и КР1533, разрешается подключать неиспользуемые входы непосредственно к напряжению питания.

Примеры, иллюстрирующие перечисленные способы подключения неиспользуемых выводов ИС, показаны на рис. 11, б. Сигналы логической единицы можно получать от специального элемента (рис. 11, в), причём, если это мощный элемент, то он может иметь коэффициент разветвления до 30.


Согласование уровней сигналов
при сопряжении разнотипных элементов

Иногда в одних и тех же устройствах приходится по тем или иным соображениям применять элементы разных схемотехнологических типов. Самая типичная ситуация – одновременное использование элементов КМОП и ТТЛ(Ш). Различие элементов требует рассмотрения их совместимости по уровням напряжений, токов, быстродействию и т. д.

Согласование элементов КМОП и ТТЛ(Ш) отличается простотой. Выходные уровни U1 и U0 элементов КМОП близки соответственно к уровню питания и нулевому уровню, отличаясь от них на несколько процентов (например, в серии КР1554 при напряжениях питания 3–5 В U1 = Ucc–0,1 В, a U0 = 0,1 В). При подключении к выходу элемента КМОП входов элементов ТТЛ(Ш) оказывается приемлемой прямая передача сигналов от элемента к элементу (рис. 12, а). При этом низкий нулевой уровень, поступающий от КМОП-элемента, оказывается более "хорошим", чем аналогичный уровень, получаемый от "своего" элемента ТТЛ(Ш). Высокий уровень логической единицы у элементов КМОП близок к напряжению питания, а у элементов ТТЛ(Ш) этот уровень приблизительно вдвое меньше. Повышение уровня логической единицы благоприятно для повышения помехоустойчивости схемы, но может быть опасно с точки зрения возможности пробоя входных цепей. Если повышение уровня U1 допустимо, то прямое управление элементом ТТЛ(Ш) от элемента КМОП вполне приемлемо. В частности, такое управление рекомендуется для известных серий микросхем КР1533 и КР1554.

В сочетаниях элементов ТТЛ(Ш)–КМОП напряжение высокого уровня, формируемое выходным каскадом ТТЛ(Ш), обычно недостаточно для надлежащего управления элементами КМОП, и должно быть увеличено. В типовой схеме сопряжения (рис. 12, б) это выполняется с помощью цепочки Ucc–R. На первый взгляд схема рис. 12, б может показаться странной, поскольку в ней дополнительная цепочка Ucc–R должна воздействовать на выходное напряжение элемента ТТЛ(Ш). Выходные сопротивления элементов малы, что позволяет им работать на большие нагрузки и не поддаваться внешним воздействиям, жестко сохраняя выработанные сигналы. Поэтому, как правило, никакие сигналы на выходы элементов не подаются. Однако в рассматриваемом случае ситуация иная. Типичная выходная цепь элемента ТТЛ(Ш) изображена на рис. 12, в.

а     б

 в      г

Рис. 12. Схемы согласования элементов КМОП и ТТЛ(Ш) (а, б) и пояснения к их работе (з, г)

При формировании высокого уровня напряжения транзистор Tl работает в схеме эмиттерного повторителя и создает малое выходное сопротивление для тока, вытекающего из выходной цепи. Ток, втекающий извне в выходной электрод, напротив, встречает чрезвычайно высокое сопротивление запертого транзистора Т2 и сопротивление обратно включенного диода D. Такая резкая асимметрия выходных сопротивлений каскада для вытекающего тока (обычного рабочего режима) и втекающего, создаваемого цепочкой Ucc–R' позволяет этой цепочке определять напряжение в линии связи между элементами, задавая уровень Ub приблизительно равный Ucc, что и требуется Для элемента КМОП (рис. 12, г). Рекомендуемые для сопряжения элементов серий КР1533 и КР1554 значения сопротивления резистора равны приблизительно 5 кОм.

Режимы неиспользуемых элементов

Если не все элементы, имеющиеся в корпусе ИС, использованы в схеме, то неиспользованные также подключены к напряжению питания, которое является общим для всего корпуса. Если же мощности, потребляемые элементами в состояниях нуля и единицы, не равны, то имеет смысл поставить неиспользуемый элемент в состояние минимальной мощности, подав на какой-либо из его входов соответствующую константу.

Наращивание числа входов

Для элементов И и ИЛИ это не представляет трудностей: для получения нужного числа входов берётся несколько элементов, выходы которых объединяются далее элементом того же типа. Наращивание числа входов для операций И-НЕ, ИЛИ-НЕ, в сущности, производится аналогичным методом, но в схеме появляются дополнительные инверторы (рис. 13, а). На этом рисунке звёздочка обозначает операцию Шеффера или Пирса.

     

 а      б       в

Рис. 13. Схемы наращивания числа входов (а)
и снижения нагрузки на выходах логических элементов (
б, в)

Снижение нагрузок на выходах логических элементов

Снижение нагрузок на выходах логических элементов может понадобиться, если нагрузки превышают допустимые значения, а также для повышения быстродействия схем, на которое нагрузки элементов оказывают самое непосредственное влияние. Чем больше у элемента – источника сигнала – число нагрузок (или нестандартных внешних нагрузок), тем большее время тратится на достижение выходным сигналом порогового уровня при переключении, т. е. на изменение его логического состояния. Для предотвращения потерь быстродействия из-за нагрузок на выходах сильно нагруженных элементов применяют буферизацию (рис. 13, б) или разделение нагрузки (рис. 13, в).

Введение буферных каскадов ускоряет работу источника сигнала, но вносит собственную задержку в тракт передачи сигнала. Будет ли в конечном счёте эффект ускорения, определяется конкретным расчётом.

При разделении нагрузки новые элементы с задержками в тракт передачи сигнала не вводятся, но увеличивается нагрузка на тот источник сигнала, который питает рассматриваемую схему. Поэтому и здесь эффективность должна оцениваться конкретным расчётом.

Прошлое и настоящее малых и средних
интегральных схем

Малые и средние интегральные схемы (МИС и СИС) – старейшие на рынке цифровых элементов. Микросхемы ТТЛ появились в 1963 г., в последующие 10-15 лет были разработаны сотни их разновидностей. Позднее были освоены микросхемы типа КМОП, которые в то время проигрывали биполярным схемам по быстродействию, но всегда отличались высокой компактностью, энергетической экономичностью, высокой помехоустойчивостью, способностью работать при изменениях питающего напряжения в широких пределах. Элементы КМОП по мере повышения их быстродействия стали всё более вытеснять микросхемы ТТЛ, оставляя за ними схемотехнику буферных, согласующих и других элементов, которые должны сохранять высокое быстродействие при больших нагрузках. Наряду с этими типами цифровых микросхем широко применялись и элементы ЭСЛ для особо скоростных устройств. Другие схемотехнические типы элементов применялись гораздо реже. В течение нескольких десятилетий микросхемы ТТЛ, КМОП, ЭСЛ выпускались в виде МИС и СИС, и проектировщики успели основательно привыкнуть к этому виду элементной базы.

Сейчас выпуск и использование ИС невысокого уровня интеграции не прекратились (МИС и СИС производятся девятью крупными фирмами), но их роль во многих случаях изменилась. Возможность размещать на кристалле все больше и больше транзисторов привела к развитию новых средств для построения цифровых устройств – микросхем высокого уровня интеграции с программируемой изготовителем или пользователем структурой. Новые кристаллы стали заменять всё большее и большее число стандартных МИС и СИС. Основная работа в части логических преобразований информации стала выполняться большими и сверхбольшими интегральными схемами (БИС и СБИС). И где-то в середине 1990-х гг. разработка новых функциональных вариантов МИС и СИС фактически прекратилась (до этого времени серии стандартных элементов постоянно пополнялись новыми типами микросхем). Но МИС и СИС не исчезли из сферы цифровых элементов (сохранились как их существование, так и их использование), в то время как принципы “корпусирования” под воздействием потребностей практики обогатились новыми подходами. Появилось так называемое одновентильное корпусирование логических схем (Single-gate Logic). Ранее, начиная с возникновения ТТЛ, проектировщики стремились получить в одном корпусе побольше элементов, и изготовители старались максимально наполнить имеющиеся в их распоряжении корпуса, размещая в них несколько идентичных элементов. Например, в корпусе с 14 выводами размещали 4 элемента 2И-НЕ (рис. 14, а).

а

б

Рис. 14. Традиционное (а) и одновентильное (б)
корпусирование малых интегральных схем

Такой подход естественен для ситуации, когда МИС и СИС были основой цифровых устройств. Сейчас положение иное – основная работа ложится на схемы высокого уровня интеграции. Однако ограничиться только БИС и СБИС при построении устройств и систем не удаётся. Практически всегда возникает потребность в реализации одиночных логических функций или преобразовании уровней сигнала или буферизации линий интерфейса и т. д. Для удовлетворения подобных потребностей одновентильные схемы, т. е. схемы, реализующие одну несложную функцию, размещают в сверхминиатюрные корпуса (площадью в единицы квадратных миллиметров) с поверхностным монтажом (рис. 14, б). Малые размеры микросхем в сочетании с совершенными технологическими процессами их изготовления позволяют получить элементы высокого быстродействия (задержки около 3 нс). Напряжения питания сверхминиатюрных МИС варьируются (5; 3,3; 2,5; 1,8 В с перспективами дальнейшего снижения)



 

Другие похожие работы, которые могут вас заинтересовать.
2745. Логические элементы в Workbench 135.54 KB
  Нарисуем моделируемую схему в программе ElectronicsWorkbench После запуска схемы в логическом анализаторе получили следующее Составим таблицы истинности по 4 значения из логического анализатора и по ним определим название логических элементов...
4449. Логические основы ЭВМ 40.08 KB
  Основы математической логики; логические законы. Основные логические элементы; логические схемы. Полусумматор, сумматор. Триггер.
8888. ЛОГИЧЕСКИЕ ОСНОВЫ АРГУМЕНТАЦИИ 20.21 KB
  Суждения используемые при обосновании тезиса. В качестве аргументов выступают посылки а в качестве тезиса – заключение вывода. ДОКАЗАТЕЛЬСТВО это аргументация в которой осуществляется полное обоснование истинности некоторого суждения тезиса путем выведения его из других суждений аргументов принимаемых за истинные. Иными словами при прямом доказательстве истинность тезиса непосредственно следует из истинности аргументов тезис является логическим следствием аргументов.
10477. Логические основы компьютера 10.94 KB
  Вовторых булева алгебра делает это таким образом что сложное логическое высказывание описывается функцией результатом вычисления которой может быть либо истина либо ложь 1 либо 0. Логическое высказывание: это высказывание относительно которого можно однозначно сказать истинно оно или ложно. Например высказывания Париж столица Франции и Париж столица Англии это логические высказывания так как относительно каждого можно сказать что первое высказывание истинно а второе ложно. Что такое простое логическое высказывание Это фразы...
78. Объектная привязка. Логические функции 87.88 KB
  Цель работы: приобрести навыки настройки параметров и использования объектной привязки а также логических функций при разработке плоских чертежей. Установка параметров привязки для всего чертежа Вызов Главное меню TOOLS Object Snp Setings. Выбор режима привязки в процессе черчения.
6469. Сумматоры и арифметико-логические устройства 219.59 KB
  Полусумматор это комбинационная схема которая выполняет операцию арифметического суммирования двух одноразрядных двоичных чисел без учета переноса из младшего разряда. Использование сумматоров На основе одноразрядных полусумматора и полных сумматоров можно построить разрядный полный сумматор путем последовательного соединения схем сумматоров по линиям передачи сигнала переноса рис. последовательно соединяя выход переноса микросхемы суммирующей младшие разряды со входом переноса микросхемы суммирующей старшие разряды...
2153. ЛОГИЧЕСКИЕ МЕТОДЫ РАСПОЗНАВАНИЯ И РАСПОЗНАВАНИЕ КРИВЫХ 61.37 KB
  Логические методы основаны на установлении логических связей между признаками и состояниями объектов, поэтому будут рассмотрены только простые (качественные) признаки, для которых возможны лишь два значения (например 0 и 1). Точно также и состояния технической системы (диагнозы) в рассматриваемых методах могут иметь только два значения
6494. Дешифраторы. Таблица истинности и логические уравнения дешифратора 246.66 KB
  Полным дешифратором называется комбинационная схема которая имеет n входов и выходов причем уравнение для каждого выхода представляет собой уникальный минтерм полную конъюнкцию аргументов. входных сигналов соответствует активный уровень только на одном выходе схемы дешифратора. Обобщенная таблица истинности дешифратора со структурой с учетом двух вариантов реализации показана...
15916. Программируемые логические микроконтроллеры. Назначение, область применения 1.11 MB
  Немного позже появились ПЛК, которые можно было программировать на машинно – ориентированном языке, что было проще конструктивно, но требовало участия специально обученного программиста для внесения даже незначительных изменений в алгоритм управления. С этого момента началась борьба за упрощение процесса программирования ПЛК, которая привела сначала к созданию языков высокого уровня...
192. Логические Функции. Основные понятия двоичной арифметики 206.37 KB
  Логические Функции Основные понятия двоичной арифметики Любая информация текстовая звуковая графическая видео для обработки в ЭВМ преобразуется в двоичный код. Логические функции и операции Расширение понятия логической функции Функция f x1 x2 xm логических переменных аргументов x1 x2 xm которая также как и переменные может принимать значения только из набора {0 1} называется логической переключательной булевой функцией [3]. Логические функции обозначаются обычно через y или F и записываются в виде y = f x1 ...
© "REFLEADER" http://refleader.ru/
Все права на сайт и размещенные работы
защищены законом об авторском праве.